zum Directory-modus

I2C-Bus

Aufbau des I2C-Buses

Beim I2C-Bus handelt es sich um einen bidirektionalen, seriellen Zweidraht-Bus. Eine der beiden Leitungen (Serial DAta: SDA) zum Datentransport (Datenleitung), die andere (Serial CLock: SCL) zur Synchronisation des Datenverkehrs (Takt) dient. Genau genommen benötigt man noch eine dritte Leitung, die Masseleitung, die als Bezugspotential mitgeführt werden muss.

Abb.1
Prinzipieller Aufbaus des I2C-Buses

An den Bus angeschlossen sind mindestens ein Master-Baustein, der den Datenverkehr auf dem Bus regelt und eine beliebige Anzahl Slave-Bausteine, die Daten vom Bus empfangen oder auf den Bus legen. Grundsätzlich ist der Master für die Generierung der Shift-Clock-Signale zuständig, mit denen die Daten auf der Shift-Data-Leitung weitergetaktet werden. Die Slaves können entweder Empfänger (Receiver) von Daten, oder Sender (Transmitter) von Daten oder beides (Transceiver) sein.Ein typisches Receiver-Bauteil, also ein Baustein, der nur Daten empfängt, wäre etwa ein Anzeigentreiber. Ein EEPROM-Baustein wäre ein Beispiel für einen Transceiver, denn es sollen sowohl Daten in den Speicherbaustein eingelesen als auch wieder ausgelesen werden. Wie der Datentransport im Einzelnen auf dem Bus erfolgt, regelt das Busprotokoll.

Die aktiven Leitungen SDA und SCL sind über Widerstände mit der Betriebsspannung verbunden (Abb. 2) . Im Ruhezustand befinden sich beide Leitungen auf High-Pegel (positive Logik). Im Ruhezustand sind auch die Transitoren der Master- und Slave-Bausteine gesperrt. Im Sendebetrieb kann der Transistor je nach zu übertragenden Datenbit leitend werden und zieht die jeweilige Leitung dann auf Low-Pegel. Die Eingangskreise sind als Buffer ausgebildet und ebenfalls mit den Busleitungen verbunden. Sie erkennen die Pegeländerungen auf den Busleitungen und können sie dann entprechend auswerten.

Abb.2
Eingangs- und Ausgangskreise von Master- und Slave-Bausteinen

Die (Abb. 3) zeigt, wie man einen Baustein physikalisch an den Bus anschließt. Es handelt sich dabei um ein 64-kbit-EEPROM (elektrisch-löschbares programierbares ROM) mit der Typenbezeichnung 24LC65. Eingezeichnet sind die Widerstände R3 und R4 des Busses sowie Schutzwiderstände R1 und R2 an den Leitungen SCL und SDA. Die Adressleitungen A0, A1 und A2 sind noch nicht verdrahtet, der Anschluss W (Schreibschutz) bleibt offen, damit das EEPROM sowohl beschrieben als auch gelesen werden kann.

Abb.3
Anschluss eines EEPROM an den I2C-Bus
Seite 2 von 6