zum Directory-modus

Parallele Schnittstelle (IEEE1284)

EPP-Modus der parallelen Schnittstelle

Intel, Xircom und Zenith Data Systems waren die ersten Firmen, die an der Entwicklung des EPP-Modus beteiligt waren. Diese neue Schnittstelle sollte hohe Datenraten erreichen bei gleichzeitiger Kompatibilität zur standard Centronics-Schnittstelle. Nach seiner Markteinführung, machten sich immer mehr Firmen die Vorteile des EPP-Modus zunutze und beteiligten sich an seiner Weiterentwicklung, so dass nach und nach weitere Standards implementiert wurden. Der EPP-Modus bildete in seinen Anfängen sozusagen den Grundstein für die IEEE 1284 Norm, die nach der Implementierung weiterer Standards aus ihm hervor gegangen ist.

Der EPP-Modus ist wie der ECP-Modus ein völlig neu entwickelter Übertragungsmodus, in dem ebenfalls eine hardwaregesteuerte bidirektionale Übertragung unterstützt wird. Doch im Gegensatz zum ECP-Modus, ist die EPP-Schnittstelle als eine Art Multifunktionsschnittstelle gedacht, an die jegliche Peripheriegeräte wie CD-Rom, Streamer, Ethernet-Adapter usw. angeschlossen werden können. Um den vielfältig anschließbaren Geräten gerecht zu werden, erreicht der EPP-Modus Übertragungsraten von 500 KB bis zu 2 MB pro Sekunde.

Um solch hohe Übertragungsraten zu realisieren, benutzt der EPP-Modus einen einfachen, nur vom Rechner aus gesteuerten, Handshake. Das Endgerät kann die Datenausgabe bzw. den Datenempfang lediglich bestätigen, so dass die EPP-Schnittstelle mit weniger Signalen auskommt, als die anderen Modi der parallelen Schnittstelle.

Um die oben erwähnte Kompatibilität zur Standard Centronics-Schnittstelle beizubehalten, wurden im EPP-Modus die Signale des SPP-Modus nur umdefiniert, so dass es jederzeit möglich ist, die Schnittstelle als SPP-Schnittstelle zu betreiben, dabei blieben drei Signalleitungen frei, die als UserDef0,UserDef1 und UserDef2 bezeichnet wurden und vom Benutzer selbst belegt werden können. Es sei allerdings darauf hingewiesen, dass einige Hersteller diese "freien" Signalleitungen für andere Funktionen verwenden, die nicht im EPP-Protokoll definiert sind.

Der EPP-Modus kann in vier Zyklen der Datenübertragung, vom Rechner aus betrachtet und folgendermaßen unterschieden werden:

  • Schreibende Datenübertragung: Daten werden an die Peripherie gesendet.
  • Lesende Datenübertragung: Daten werden vom Rechner empfangen.
  • Schreibende Adressübertragung: Kommando- und Kontrollinformationen werden an die Peripherie gesendet.
  • Lesende Adressübertragung: Sie findet in der Praxis keine Verwendung, da der Rechner im Allgemeinen als steuerndes Gerät eingesetzt wird.

Diese vier Zyklen der Datenübertragung im EPP-Modus sollen nachfolgend detaillierter betrachtet werden.

Abb.1
Zeitlicher Ablauf eines schreibenden Datenzugriffs im EPP-Modus

Der schreibende Datenzugriff im EPP-Modus hat große Ähnlichkeit mit dem SPP-Protolkoll, mit der Ausnahme, dass hier der Handshake nicht von der Software erzeugt wird, sonder an den I/O-Zugriff der CPU gekoppelt ist. Sobald die CPU schreibend auf das EPP-Datenregister zugreift, beginnt der Übertragungszyklus des EPP.

  • Der Rechner aktiviert (Low-Pegel) das Write-Signal, um damit der Peripherie die Ausgabe von Daten anzuzeigen.
  • Als nächstes prüft die CPU die Wait-Signalleitung, auf der das Endgerät mit einem Low-Pegel seine Empfangsbereitschaft signalisiert. Ist die der Fall, so wird ein Datenbyte auf die Datenleitungen gelegt.
  • Mit einem Low-Impuls des Rechners auf der DataStb-Leitung, wird das Byte übergeben.
  • Den erfolgreichem Empfang des Bytes, zeigt die Peripherie durch einen High-Pegel des Wait-Signals an
  • Mit der Deaktivierung der DataStb-Leitung, beendet der Rechner den Übertragungszyklus, und ein neuer kann beginnen.
Abb.2
Zeitlicher Ablauf eines lesenden Datenzugriffs im EPP-Modus

Das Einlesen eines Datenbytes von der Peripherie in den Rechner funktioniert ähnlich der oben beschriebenen Datenausgabe. Durch einen Lesezugriff der CPU auf die entsprechende EPP-Adresse, wird auch beim Endgerät eine Leseoperation ausgelöst.

  • Ein aktivieren (Low-Pegel) des DataStb-Signals leitet den lesenden Zugriff ein.
  • Das Write-Signal bleibt inaktiv (High-Pegel), um die Bereitschaft des Rechners zum Empfangen von Daten anzuzeigen.
  • Nach dem die Peripherie ihre Daten auf die Datenleitungen gelegt hat und diese gültig sind, zeigt sie dies dem Rechner durch aktivieren (Low-Pegel) des Wait-Signals an.
  • Hat der Rechner das Datenbyte empfangen, beendet er den Lesezyklus durch deaktivieren (High-Pegel) des DataStb-Signals.
  • Sobald die Peripherie für eine weitere Datenübertragung bereit ist, deaktiviert sie das Wait-Signal.
Abb.3
Zeitlicher Ablauf eines schreibenden Adresszugriffs im EPP-Modus

Der schreibende Adresszugriff ist mit dem schreibenden Datenzugriff identisch, bis auf das der Zugriff nicht vom /DataStb-Signal eingeleitet wird, sondern vom /AdressStrobe-Signal.

  • Der Rechner aktiviert (Low-Pegel) das Write-Signal, um damit der Peripherie die Ausgabe von Daten anzuzeigen.
  • Als nächstes prüft die CPU die Wait-Signalleitung, auf der das Endgerät mit einem Low-Pegel seine Empfangsbereitschaft signalisiert. Ist die der Fall, so wird ein Datenbyte auf die Datenleitungen gelegt.
  • Mit einem Low-Impuls des Rechners auf der AdressStrobe-Leitung, wird das Byte übergeben.
  • Den erfolgreichem Empfang des Bytes, zeigt die Peripherie durch einen High-Pegel des Wait-Signals an
  • Mit der Deaktivierung der AdressStrobe-Leitung, beendet der Rechner den Übertragungszyklus, und ein neuer kann beginnen.

Um die CPU nicht unnötig zu bremsen und eine schnelle Datenübertragung zu gewährleisten, ist eine rasche Reaktivierung (Low-Pegel) des Wait-Signals von Seiten der Peripherie erforderlich, mit dem die Bereitschaft der Peripherie angezeigt wird.In der Praxis tritt allerdings oft ein Verzögerung durch das Wait-Signal auf, da viele Bausteine mit dem schnellen Timing der EPP-Schnitstelle nicht zurechtkommen.

Seite 7 von 9