zum Directory-modus

Analog-Digital-Wandler

Simulation des Parallelverfahrens

Diese Simulation zeigt eine Realisierung des Parallelverfahrens für 3-Bit-Zahlen. Damit kann man 8 verschiedene Zahlen einschließlich Null darstellen. Man benötigt demnach 7 Komparatoren. Die zugehörigen sieben äquidistanten Referenzspannungen werden mit Hilfe eines Spannungsteilers erzeugt.

Legt man nun eine Eingangsspannung an, die beispielsweise zwischen 3/7 U ref und 4/7 U ref liegt, liefern die Komparatoren 1 bis 3 eine Eins und die Komparatoren 4 bis 7 eine Null. Es wird nun eine Logik benötigt, die diese Komparatorzustände in die Zahl 3 übersetzt. Diese wird im vorliegenden Modell als Schaltbild gezeigt und seine Funktionsweise demonstriert. Eine rot leuchtende Diode zeigt Stromfluss an. Die Umsetzung funktioniert folgendermaßen: die Komparatorzustände werden zunächst in den Gray-Code umgesetzt, zwischengespeichert, und danach über einen Dual-Codierer in die binäre Ziffernfolge umgesetzt.

Hinweis
Aus Platzgründen wurde hier im Gegensatz zu den Modellen Wägeverfahren und Zählverfahren anstatt eines 8 Bit-Wandler ein 3 Bit Wandler dargestellt. Für eine 8-Bit-Wandlung im Parallelverfahren sind bereits 256 Komparatoren nötig.
Abb.1
Simulation einer A/D-Wandlung nach dem Parallelverfahren
Seite 3 von 10